① 特許出願公開

#### 平4-42619 ⑫ 公 開 特 許 公 報 (A)

®Int. Cl. 5 H 03 M 1/74 識別記号

庁内整理番号 9065 - 5 J

**@**公開 平成 4 年(1992) 2 月13日

審査請求 未請求 請求項の数 2 (全7頁)

60発明の名称 DAコンパータ

> 顧 平2-150621 创特

22出 願 平2(1990)6月8日

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 林 @発 明 者 小

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 後藤 邦 彦 @発明者

@発明者 裕治 愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴイエル

エスアイ株式会社内

神奈川県川崎市中原区上小田中1015番地 の出類人 富士通株式会社

富士通ヴィエルエスア 愛知県春日井市高蔵寺町2丁目1844番2 の出 願 人

イ株式会社

弁理士 石川 泰男 四代 理 人

1. 発明の名称

D A コンパータ

# 2. 特許請求の範囲

1. nビットのデジタル信号に対応する電流 値によってアナログ信号を出力するDAコンパー 夕であって、

n 個の電流源トランジスタセル(Ti~Ta) を含み、該n個電流原トランジスタセル(T、~ T。) のうち第m番目 (1≤m≤n) のトランジ スタセル (T。) から出力される電流値が、最下 位ピットを形成するトランジスタから出力される 電流値に対して 2 3-1 倍で示される重み付け回路 を有し、

前記電流源トランジスタセル(Ti~Ti)の それぞれは 2 º-1 個の同一サイズのトランジスター .( t <sub>1</sub> ~ t <sub>2</sub> e-1 ) で形成され、第m番目のトラ ンジスタセル (Tg) には、 2 <sup>g-1</sup> 個のトランジ n ピットのデジタル信号に対応する電流値によ

スタ ( T <sub>|</sub> ~ t <sub>1</sub> 1-1 ) が直列に接続されて構成 されてなることを特徴とするDAコンパータ。

2. n ピットのディジタル信号に対応する電 流値によってアナログ信号を出力するDAコンパ ータにおいて、

前記 n ピットのうちの上位! ビットをセグメン ト回路で構成し、下位 n-1 ビットを重み付け回 路で構成し、前記セグメント回路および重み付け 回路の各電流類トランジスタセルのサイズを同一 としたことを特徴とするDAコンパータ。

# 3. 発明の詳細な説明

本発明は、DAコンパータ、特に、DAコンパ ータに使用される重み付け回路に関し、

必要な面積の増加を抑制しつつ、微分直線性を 向上させることができるDAコンパータを提供す ることを目的とし、

ってアナログ信号を出力するDAコンパータであってアナログ信号を出力するDAコンパータであった。 日間の電流 顔トランジスタセルのうち 第mm カンジスタセルのうち 第mm カンジスタセルのちら 出版値が、最下位ピットを形成て 2 m-1 倍のに対して 2 m-1 倍のに対して 2 m イズジ 示される まから は、 2 m ー 1 個の同一サイズ スランルには、 2 m ー 1 個のトランジスタが 直列に接続される。

#### [産業上の利用分野]

本発明は、DAコンパータ、特に、DAコンパータに使用される重み付け回路に関するものである。

近年、テレビ、VTR等に使用される高速DAコンパータにおいて、多ピット化、高精度化が要求されている。

DAコンパータにおいては、重み付け回路が使

Χ.

第 5 図において、 D A コンパータは、 8 ピットタイプであり、 このため、 重み付け回路 1 0 は、 8 個の電流源トランジスタセルT<sub>1</sub> ~ T <sub>8</sub> を含む。ここで、セルT<sub>1</sub> ~ T <sub>8</sub> のサイズW<sub>1</sub> ~ W <sub>8</sub> の比は、1:2:4:8:16:32:64:128であり、この結果、セルT<sub>1</sub> ~ T <sub>8</sub> からの電流値の比は、1:2:4:8:16:32:64:128である。なお、 符号 1 2 は、パイアス回路を示し、符号 1 4 は、 負荷を示し、符号 V <sub>4</sub> は、電源電圧を示す。

また、 $\left(\begin{array}{c}D_1\\ \end{array}\right)$ 、 $\left(\begin{array}{c}D_2\\ \end{array}\right)$  、  $\left(\begin{array}{c}D_2\\ \end{array}\right)$  、

用されており、 該重み付け回路は、 異なる 電流値の 複数の電流源トランジスタセルを含む。 そして、 多ピット化すると、 該電流源トランジスタ セル間 の誤差が大きくなり、 微分直線性が悪化する。

そこで、電流源トランジスタセルを高精度化することにより、電流源トランジスタセル間の誤差を減少させ、この結果、微分直線性を向上させることが望まれている。

### 〔従来の技術〕

第 4 図には、従来の重み付け回路が示されてい る。

次に、第5回には、上述したような従来の重み付け回路を使用したDAコンパータが示されてい

電流値の和が負荷14に供給される。このように して、8ピットの入力デジタル信号がアナログ信 号に変換される。

## (発明が解決しようとする課・題)

上記のような重み付け回路において、高ピット化すると、電流原トランジスタセル間の誤差が大きくなり、微分直線性が悪化する。ここで、微分直線性とは、各ピットの平均電流に対する誤差をいう。

また、従来、第 6 図に示されるように、セグメント回路を使用した D A コンパータがある。

第 6 図において、符号 1 6 は、セグメント回路を示し、8 ピットタイプの場合、セグメント回路 1 6 は、2 5 5 (= 2 <sup>8</sup> - 1) 個の同一特性(同一の電流値を出力する) の電流原トランジスタセル 1 1 、1 2、~、1 22、1 22を含む。

また、 $(D_{01}, \overline{D_{01}})$ 、)  $(D_{02}, \overline{D_{02}})$ 、 $\sim$ 、 $(D_{FE}, \overline{D_{FE}})$  、 $(D_{FF}, \overline{D_{FF}})$  は、トランジスタセル  $I_1$ 、  $I_2$ 、 $\sim$ 、 $I_{FE}$ 、 $I_{FF}$ に対応する入

力端子を示す。例えば、8 ピットの入力デジタル信号のうち第2 ピットが「H」レベルであり、他のビットが「L」レベルである場合には、デコードされた値が「2」であるので、2 個の入力端端でして、0 01 mm 「H」レベルであり、他の入力であり、して、0 mm でして、8 ピットの入力デジタル信号が下ナログ信号に変換される。

上記のようなセグメント回路においては、同一の電流値を出力する複数の電流源トランジスタセルを使用しているので、高ピット化した場合であっても、トランジスタセル間の誤差が小さい。従って、数分直線性が向上し、高精度化が達成される。

しかしながら、セグメント回路においては、高 ビット化に伴い、多数の電流源トランジスタセル が必要になり、例えば、 8 ビットの場合には、 2 5 5 (2 <sup>8</sup> - 1) 個のトランジスタセルが必要

ンジスタのみを使用している。例えば、3番目のトランジスタセル  $T_3$  は、4 (=  $2^{3-1}$ ) 個のトランジスタ  $t_1 \sim t_4$  のみを使用している。

なお、第1図において、使用されないトランジスタ t、すなわち、トランジスタセルTiのトランジスタ t²~t²、トランジスタセルT²のトランジスタ t³~t²、トランジスタセルT³のトランジスタ t。他の用途のために、例えば、他の重み付け回路の電流源トランジスタセルのために、使用されてもよい。

また、請求項 2 記載の発明は、 n ビットのディジタル信号に対応する電流値によってアナログ信号を出力する D A コンパータにおいて、 前記 n ビットのうちの上位 & ビットをセグメント回路で構成し、下位 n ー & ビットを重み付け回路で構成し、前記セグメント回路および重み付け回路の各電流源トランジスタセルのサイズを同一としたものである。

になる。この結果、セグメント回路の面積が大き くなるという問題がある。

以上のように、DAコンパータにおいて、重み付け回路を使用した場合には、高ビット化に伴い、微分直線性が悪化し、一方、セグメント回路を使用した場合には、高ビット化に伴い、該セグメント回路の面積が増加するという問題がある。

本発明の目的は、必要な面積の増加を抑制しつつ、数分直線性を向上させることができるDAコンパータを提供することにある。

# [課題を解決するための手段]

第 1 図には、請求項 1 記載の発明に係る D A コンパータが示されている。第 1 図において、重み付け回路は、例えば、 4 ビットであり、 4 個の電液源トランジスタセルT  $_1$  ~  $_1$  ~  $_2$  を含む。各セルTは、 8 ( $_2$  2  $_4$  ) 個の同一サイズのトランジスタ  $_1$  ~  $_2$  を備えている。そして、m番目(1  $_2$  m  $_3$  4)のトランジスタセルT  $_4$  は、 8 個のトランジスタ  $_4$  ~  $_4$  のうち  $_2$   $_4$   $_4$  のトランジスタ  $_4$  ~  $_4$  のうち  $_4$   $_4$  のトランジスタ  $_4$  ~  $_4$  のうち  $_4$   $_4$  のトランジスタ  $_4$  ~  $_4$  のうち  $_4$   $_4$  のトランジスタ  $_4$  ~  $_4$  の  $_4$ 

#### (作用)

第1図において、請求項1記載の発明によれば、電流源トランジスタセルT<sub>1</sub> ~T<sub>4</sub> は、それぞれ、同一サイズのトランジスタ t を1個、2個、4個、8個含むので、該トランジスタセルT<sub>1</sub> ~ T<sub>4</sub> からの電流値の比は、1:2:4:8である。そして、トランジスタセルT<sub>1</sub> ~ T<sub>4</sub> 間の誤差は小さくなり、微分直線性が向上する。

また、請求項2記載の発明によれば、重み付け 回路または重み付け回路とセグメント回路を併用 することによって、セグメント回路のみを使用す る場合と比較して、必要な面積の増加が抑制される。

#### (実施例)

第2図には、本発明の第1実施例による重み付け回路を使用したDAコンパータが示されている。 第2図において、DAコンパータは、3ビット タイプであり、このため、重み付け回路10は、

そして、トランジスタ  $\mathbf{t}_1 \sim \mathbf{t}_4$  は、同一サイズであるので、トランジスタセル  $\mathbf{T}_1$  、  $\mathbf{T}_2$  、  $\mathbf{T}_3$  間の誤差が小さく、微分直線性が向上している。

なお、 (D<sub>0</sub>、 D<sub>0</sub>)、 (D<sub>1</sub>、 D<sub>1</sub>)、 (D<sub>2</sub>、 D<sub>2</sub>) は、 3 ピットの入力デジタル信号の各入力端子を示し、例えば、デジタル信号のうち第 1 ピット、第 2 ピットが「H」レベルであり、第 3 ピットが「L」レベルである場合には、入力

第3図において、DAコンパータは6ビットタイプであり、重み付け回路10及びセグメント回路16を含む。ここで、重み付け回路10は、6ビットのうち下位2ビットを担当し、セグメント回路16は、6ビットのうち上位4ビットを担当する。

セグメント回路16は、4ピットであるので、 15 (= 2 <sup>4</sup> - 1 ) 個の同一特性 (同一の電流値 を出力する) の電流源トランジスタセル [ <sub>1</sub> 、 端子 D<sub>1</sub> 、 D<sub>1</sub> が「H」 レベルであり、入力端子 D<sub>1</sub> が「H」 レベルであるので、電流源トランジスタセルT<sub>1</sub> 、 T<sub>2</sub> からの電流値の和が負荷 1 4 に供給される。このようにして、 3 ビットの入力デジタル信号がアナログ信号に変換される。

また、パイアス回路 1 2 とのカレントミラーの精度を向上させるために、パイアス回路 1 2 内のトランジスタセルT<sub>5</sub> を前記トランジスタセルT<sub>1</sub>、T<sub>2</sub>、T<sub>3</sub> と同様に(同一サイズの複数のトランジスタで)構成してもよい。

また、入力端子 $D_0$ 、 $\overline{D_0}$ 、 $\overline{D_1}$ 、 $\overline{D_1}$ 、 $\overline{D_2}$ 、 $\overline{D_2}$  に接続されたトランジスタセル $T_4$  ~ $T_9$  は、実施例では単独で示されているが、トランジスタセル $T_4$ 、 $T_6$ 、 $\overline{T_8}$ 、 $\overline{D_0}$ 0、 $\overline{D_1}$ 0、 $\overline{D_2}$ 0、 $\overline{D_2}$ 0、 $\overline{D_1}$ 0 を前記トランジスタセル $\overline{D_1}$ 0、 $\overline{D_2}$ 0 を前記トランジスタセル $\overline{D_1}$ 0、 $\overline{D_2}$ 0 を前記トランジスタセル $\overline{D_1}$ 0、 $\overline{D_2}$ 0 を前記トランジスタセル $\overline{D_1}$ 0 を前記トランジスタで)構成してもよい。

次に、第3図には、本発明の第2実施例による 重み付け回路を使用したDAコンパータが示され ている。

I 2 ~ I 14、 I 15を含む。各電流源トランジスタセル I は、 4 個の同一サイズのトランジスタ t 1 ~ t 4 を備え、 4 個の全てのトランジスタ t 1 ~ t 1 を使用している。

そして、セグメント回路 1 6 内の電流源トランジスタセル I のトランジスタ t<sub>1</sub> ~ t<sub>4</sub> は、 塩み付け回路 1 0 内の電流源トランジスタセル T のトランジスタ t<sub>1</sub> ~ t<sub>4</sub> と同一サイズであるので、上位 4 ピットと下位 2 ピットとの間の誤差が小さくなり、数分直線性が向上する。

なお、第1実施例と同様に、パイアス回路12 内のトランジスタセルT<sub>b</sub>をトランジスタセル T<sub>l</sub>、T<sub>l</sub>、トランジスタセルIと同様に(同一サイズの複数のトランジスタで)構成してもよい。

また、第2 実施例においては、セグメント回路 1 6 が上位 4 ピットを担当し、重み付け回路 1 0 が下位 2 ピットを担当しており、セグメント回路 1 6 の担当するピット数が少ない(4 ピット)の で、セグメント回路 1 6 内の電流源トランジスタ セルIの個数は少ない。それゆえ、セグメント回 路16に必要な面積が大幅に増加することがない。 また、第3図の第2実施例を一般的な形式で述 べると、次のようになる。

n ピットのDAコンパータにおいて、 n ピット

上位 & ビットのセグメント方式においては、
2 \*\*- \*\* の電流値を有する同一の電流源を 2 \*\* - 1
個使用する。上位 & ビットは、デコードされ、該上位 & ビットが示す個数だけ電流源から電流が出

力される。そして、出力された電流値の和が、セ グメント方式による出力とされる。

以上のようにして、重み付け方式による下位 n ー & ビットの出力とセグメント方式による上位 & ビットの出力との和が、DAコンバータの出力と される。

なお、重み付け方式における電流顔及びセグメント方式による電流顔は、2 m-8 個の同一サイズのトランジスタから構成されていても目の電流顔は、2 m-8 個の同一サイズのトランジスタのは、2 m-8 個の同一サイズのトランジスタを使用している。また、セグメント方式におけるタを全て使用している。

# 〔発明の効果〕

以上説明したように、請求項1記載の発明によれば、各電流源トランジスタセルを同一サイズの 複数のトランジスタから構成し、複数のトランジ

スタのうち必要な個数のトランジスタを使用しているので、電流源トランジスタセルを高精度化することができる。従って、電流源トランジスタセル間の誤差が小さくなり、微分直線性が向上する。

また、請求項2記載の発明によれば、重み付け回路とセグメント回路を併用しているのでセグメント回路のみを使用する場合と比較して、必要な面積の増加が抑制される。

# 4. 図面の簡単な説明

第1図は、本発明の原理による重み付け回路の 回路図、

第2回は、本発明の第1実施例による重み付け 回路を使用したDAコンパータの回路図、

第3 図は、本発明の第2 実施例による重み付け 回路を使用した D A コンパータの回路図、

第4図は、従来の重み付け回路の回路図、

第5図は、従来の重み付け回路を使用したDAコンパータの回路図、

第6図は、セグメント回路を使用したDAコン

バータの回路図である。

10… 重み付け回路

12…パイアス回路

1 4 … 負荷


16…セグメント回路


Ti~T』…電流源トランジスタセル

t 1 ~ t 8 … 同一サイズのトランジスタ

Ⅰ 1 ~ Ⅰ 15… 電流源トランジスタセル


出願人代理人 石 川 泰 男






本発明の第2実施例には重み付け回路を使用LFCDAコンバタの回路図

第 3 図




従来の重み付け回路の回路図

第 4 図



第 5 図



ヒクメント回路を使用したDAコンバータの回路図

第6図